Perché diversi esempi di progettazione IP non funzionano sul kit® di sviluppo SoC ricetrasmettitore FPGA Intel Agilex serie 7?

I seguenti core Intel® FPGA IP generano progetti di esempio per il kit di sviluppo SoC ricetrasmettitore FPGA Intel Agilex® con impostazioni VID non corrette.

1) seriale Lite IV Intel® FPGA IP

2) Interlaken (seconda generazione) Intel® FPGA IP

3) Intel® FPGA IP Ethernet a tripla velocità

4) Intel® FPGA IP di riconfigurazione dinamica E-Tile

5) IP fisso E-Tile per Ethernet e CPRI PHY Intel® FPGA IP

6) JESD204B Intel® FPGA IP

7) JESD204C Intel® FPGA IP

Le impostazioni VID corrette sono disponibili nella sezione 6.1 Aggiungi le impostazioni SmartVID nel file QSF Intel® Quartus® Prime della guida utente del transceiver-SoC Intel® Agilex™ serie F.

Aggiornare gli esempi di progettazione con le impostazioni VID corrette come mostrato di seguito:

set_global_assignment nome PWRMGT_BUS_SPEED_MODE "100 KHZ"
nome set_global_assignment PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment -nome PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment -nome PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -nome PWRMGT_SLAVE_DEVICE3_ADDRESS 00
nome set_global_assignment PWRMGT_SLAVE_DEVICE4_ADDRESS 00
nome set_global_assignment PWRMGT_SLAVE_DEVICE5_ADDRESS 00
nome set_global_assignment PWRMGT_SLAVE_DEVICE6_ADDRESS 00
nome set_global_assignment PWRMGT_SLAVE_DEVICE7_ADDRESS 00

USE_PWRMGT_SCL SDM_IO0 nome set_global_assignment
USE_PWRMGT_SDA SDM_IO12 nome set_global_assignment
USE_CONF_DONE SDM_IO16 nome set_global_assignment
set_global_assignment nome VID_OPERATION_MODE "PMBUS MASTER"

set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment -nome PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment - nome PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS

Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime Pro Edition.