ID articolo: 000076394 Tipo di contenuto: Documentazione e informazioni sui prodotti Ultima recensione: 12/12/2017

Come è possibile assegnare la posizione del pin IP RZQ PHYLite?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Arria® 10 PHY Lite per interfacce parallele
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    L'IP PHYLite non ha un pin di input RZQ che è possibile inserire direttamente. Durante la compilazione, il software Intel® Quartus® Prime crea la funzionalità IP ALTOCT, tra cui il segnale RZQ e definisce la posizione del pin.

    Soluzione

    Il segnale RZQ può essere assegnato a una posizione pin utilizzando questo flusso:

    1. Nella scheda Gruppo IP PHYLite dell'Editor parametri IP, impostare la sezione Group OCT Settings sui valori dello Strumento di personalizzazione di Office richiesti.
    2. Generare l'IP e crearne un'istanza nel progetto (o creare il progetto di progettazione di esempio PHYLite).
    3. Compilare il progetto. Il Intel Quartus Prime Fitter posiziona il pin RZQ in una posizione che sceglie e se si guarda nel Report fitter > Plan Stage > Pin di input si vedrà un nome di segnale RZQ simile al seguente:
      |core|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp[0].data_io_obuf_gen[0].u_data_buf~oct_cal_blockrzq_pad~bp
      Un motivo per eseguire questa compilazione iniziale è verificare che l'IP PHYLite possa essere inserito correttamente.
    4. Per posizionare il pin RZQ nella posizione del pin compatibile con RZQ, è necessario aggiungere le assegnazioni QSF per forzare il Intel Quartus Prime Fitter a posizionarlo nella posizione desiderata.
      In Pin Planner, è possibile visualizzare le posizioni dei pin RZQ disponibili guardando nella finestra Attività, Pin OCT > RZQ. Fare doppio clic con il mouse su RZQ e visualizza i pin RZQ con un contorno in grassetto nel diagramma della griglia dei pin.
      Le assegnazioni di esempio mostrate qui utilizzano lo standard I/O SSTL-15 per i dati PHYLITE e i pin stroboscopici.                                         da set_location_assignment PIN_AH3 a octrzq
      set_instance_assignment -nome IO_STANDARD "1,5 V" -to octrzq
      nome set_instance_assignment RZQ_GROUP OCTRZQ -to
      nome set_instance_assignment RZQ_GROUP OCTRZQ -to
      Note:
      a) Aggiungere l'assegnazione RZQ_GROUP per tutti i dati e i pin stroboscopici nell'interfaccia PHYLite.
      b) Il nome del pin RZQ (octrzq in questo esempio) è solo un nome di stringa di caratteri e può essere modificato.
    5. Ricompilare il progetto.
    6. Verificare nel Pianificatore pin che il pin RZQ sia posizionato correttamente.
      Si noti che è possibile ignorare le seguenti anomalie che possono verificarsi nel progetto predisposto:
      a) Nel Pianificatore pin, il pin octrzq è collocato nella posizione scelta, ma ha un "?" mostrato nell'elenco dei pin dei nomi del nodo.
      b) Nel report Fitter > Plan Stage > Pin di input,il pin RZQ è ancora denominato come
      |core|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp[0].data_io_obuf_gen[0].u_data_buf~oct_cal_blockrzq_pad~bp

    Questo flusso è pianificato per essere documentato in una versione futura della guida utente PHYLite.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.