ID articolo: 000076184 Tipo di contenuto: Messaggi di errore Ultima recensione: 15/11/2011

Il messaggio di errore per iciclii non indica un intervallo valido

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Per le interfacce di memoria esterna destinate all'interfaccia della memoria rigida risorse di Arria dispositivi V o Cyclone V, se si specifica un'auto non valida Valore Power Down Cycles pari o superiore a 51, un messaggio di errore appare ma non consiglia l'intervallo legale di valori. Anche non sarai in grado di generare il tuo design.

    Questo problema riguarda la destinazione delle interfacce DDR2 e DDR3 basate su UniPHY Arria V o Cyclone dispositivi V, con il parametro Enable Hard Memory Interface acceso.

    Questo problema verrà risolto in una versione futura del DDR2 e Controller SDRAM DDR3 con UniPHY.

    Soluzione

    Questo problema non ha alcuna soluzione.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Cyclone® V
    FPGA e FPGA SoC Arria® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.