Descrizione
Questo errore viene visualizzato quando si tenta di assegnare una velocità di attivazione/disattivazione di 800 MHz o superiore e un'assegnazione I/O LVDS a un pin di clock nei dispositivi Stratix® IV con densità di 820, 530, 360 e 290.
La tabella 1-42 nelle caratteristiche CC e di commutazione per i dispositivi Stratix IV (PDF) afferma che per un dispositivo di livello di velocità -2/-2 volte, 800 MHz è supportato per gli standard di I/O True Differential fHSCLK_in (frequenza di clock di input). Ciò non si applica ai dispositivi a densità superiore elencati sopra.
Soluzione
La tabella 1-42 è programmata per essere corretta per indicare che 762 MHz è la frequenza massima supportata nei dispositivi a densità superiore.
