ID articolo: 000076097 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 08/02/2013

Le annotazioni back-annotation della catena di ritardo non sono supportate per i design Stratix V

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Se la progettazione si rivolge a un dispositivo Stratix V, retro-annotazione delle impostazioni della catena di ritardo post-compilazione potrebbero non riuscire quando si attiva l'opzione Delay chains (Catene di ritardo) nell'opzione Back-Annotate Finestra di dialogo Assegnazioni.

    Il software Quartus II non supporta l'annotazione posteriore di catene di ritardo nei progetti che si rivolgono ai dispositivi Stratix V.

    Soluzione

    Non esiste una soluzione alternativa.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® V

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.