ID articolo: 000076091 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 29/05/2015

Perché si verifica un evento di passaggio del segnale tra due pin adiacenti durante l'accensione dei dispositivi Arria II, Stratix II, Stratix III o Stratix IV?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Quando un segnale guida un pin che supporta l'ingresso o l'uscita LVDS true nei dispositivi Arria® II, Stratix® II, Stratix III o Stratix IV, è possibile che il segnale si incroci al pin adiacente, che è il pin gratuito della coppia di pin LVDS durante l'accensione.  Questo evento di attraversamento del segnale può verificarsi solo quando VCC o VCCINT attraversano la tensione intermedia dopo l'alimentazione di VCCIO.  Quando VCC o VCCINT raggiunge l'intervallo operativo consigliato, l'incrocio del segnale non si verifica.

Questo comportamento non si applica a :

  • Pin che supportano solo LVDS emulato
  • Dispositivi senza opzione di terminazione parallela su chip per LVDS
  • Dispositivi con sequenziamento di alimentazione in cui VCC o VCCINT è aumentato prima di VCCIO
Soluzione

Per evitare questo evento di attraversamento del segnale, accendere VCCIO dopo che VCC o VCCINT ha raggiunto l'intervallo operativo consigliato.

Prodotti correlati

Questo articolo si applica a 8 prodotti

FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® II
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® II GX
FPGA Stratix® III

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.