Problema 160236: Versione 1.9
Per i pin BOOTSEL (BSEL) e CLOCKSEL (CSEL) mostra che è possibile utilizzare un resister pull-up da 4,7 K-ohm a 10K-ohm, ma non specifica la tensione a cui il resistore pull-up deve essere legato.
I resistori pull-up per i pin BSEL e CSEL devono essere legati al VCCIO delle banche che contengono tali pin.
Numero 63747: versione 1.3
DCLK non è elencato come un pin a due scopi. DCLK può essere configurato come pin di I/O dell'utente dopo la configurazione quando la modalità di configurazione è attiva.
Numero 44313: Versione 1.1
Le linee guida di connessione per i pin GXB_RX inutilizzati dicono di connettersi a GND tramite un resistore da 10 k. Il resistore da 10 k. non è necessario e i pin GXB_RX non utilizzati possono essere legati direttamente a GND.
Numero 27900: Versione 1.1
Le linee guida CLK[0:23][p,n] Pin Type, Pin Description e Connection Guidelines non sono corrette. Si tratta di pin di I/O a doppio scopo con funzionalità di buffer di output. Di seguito sono descritti i pin CLK[0:23][p,n]:
Tipo di pin: "Input" dovrebbe cambiare in "I/O".
Descrizione del pin: "Pin di input di clock positivi e negativi dedicati che possono essere utilizzati anche come pin di I/O. Oct Rd è supportato quando utilizzato come input differenziale. Oct Rt è supportato quando utilizzato come ingresso SSTL o HSTL. Le rs dello Strumento di personalizzazione di Office sono supportate per le operazioni di output.
Quando si utilizza lo standard I/O a fine singolo, solo i pin CLK[0:23]p fungono da pin di input dedicati alla PLL."
Linee guida per la connessione: "Questi pin possono essere legati a GND o lasciati scollegate. Se non collegati, utilizzare le opzioni programmabili del software Quartus II per disgiungere internamente questi pin. Possono essere riservati come tristate di input con resistenza a pull up debole abilitata o come uscite che guidano GND".
