ID articolo: 000075688 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 30/06/2021

Perché viene visualizzato un errore di generazione IP per l'IP fisso E-Tile per Ethernet Intel® FPGA IP quando 25G SyncE, IEEE 1588 PTP e RSFEC sono abilitati contemporaneamente?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • IP FPGA Intel® Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 21.2, si osserverà l'errore di generazione IP "Il valore corrente "custom_rate_25gx1_fec" per il parametro "l_elane_ehip_rate" (l_elane_ehip_rate) non è valido" quando 25G SyncE, IEEE 1588 PTP e RSFEC sono abilitati nell'IP fisso E-Tile per Intel® FPGA IP Ethernet.

    Soluzione

    Non esiste una soluzione per questo problema.

    Per una generazione IP di successo nella versione 21.2, è possibile scegliere contemporaneamente solo due di queste tre opzioni.

    Questo problema è risolto a partire dalla Intel® Quartus® Prime Pro/Standard Edition Software versione 21.3.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Intel® Agilex™
    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.