ID articolo: 000075606 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 20/07/2015

Perché non è possibile utilizzare la linea x1 per clock Arria canali ricetrasmettitori del dispositivo V superiori a 6,5536 Gbps all'interno di una banca ricetrasmettitore ma attraverso un limite di tripla quando si utilizza il software Qua...

Ambiente

  • Velocità
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un bug nel software Quartus® II versione 15.0 Aggiornamento 1 e versioni precedenti, il Fitter impedirà di clock Arria® canali ricetrasmettitori del dispositivo V superiori a 6,5536 Gbps all'interno di una banca ricetrasmettitore ma su un limite triplo.

    Soluzione

    Per risolvere questo problema, è possibile installare il software Quartus II versione 15.0 Update 1 e quindi scaricare e installare la patch 1.07 dai link seguenti.

    Questo problema è pianificato per essere risolto in una versione futura del software Quartus II.

    Prodotti correlati

    Questo articolo si applica a 4 prodotti

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.