Perché l'IP di streaming Avalon® P-Tile Intel® FPGA per PCI Express* segnala le violazioni dell'installazione quando si abilita Debug Toolkit nella configurazione di generazione 3?

A causa di un problema nella configurazione Intel® FPGA P-Tile Avalon® streaming IP per la configurazione PCI Express* di generazione 3, si verificano violazioni dell'installazione quando si abilita il Toolkit di debug e si configura l'IP per le modalità di generazione 3.

Queste violazioni dei tempi possono essere ignorate in modo sicuro.

Per risolvere questo problema, includere i seguenti vincoli set_false_path per rimuovere le violazioni di temporizzazione del progetto:

Per la generazione 3/4x16:

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -da *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* a *|toolkit_inst|toolkit_readdata*

Per gen3/4x8:

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -da *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* a *|toolkit_inst|toolkit_readdata*

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* a *|toolkit_inst|toolkit_readdata*

Per gen3/4x4:

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path da *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path da *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* a *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -da *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* a *|toolkit_inst|toolkit_readdata*

set_false_path da *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* a *|toolkit_inst|toolkit_readdata*

set_false_path da *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* a *|toolkit_inst|toolkit_readdata*

set_false_path da *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* a *|toolkit_inst|toolkit_readdata*