La porta cfglink2csrpld è una porta indesiderata nel file di variazione HIP. Nella guida utente SV PCIe non ci sono descrizioni relative a questo segnale.
È possibile collegare la porta cfglink2csrpld a "0" nella progettazione. Questa porta verrà rimossa in Quartus II 12.0.
1
Grazie
Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.
Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.