ID articolo: 000075479 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

È possibile modificare le catene di ritardo dinamico di I/O utilizzando la riconfigurazione parziale nei dispositivi Stratix V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione No, non è possibile modificare dinamicamente le catene di ritardo IOE utilizzando la riconfigurazione parziale nei dispositivi Stratix® V. Tuttavia, è possibile utilizzare la megafunzione ALTIOBUF per modificare dinamicamente le catene di ritardo IOE in modalità utente. 

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.