Problema critico
Potrebbe essere visualizzato l'avviso mostrato sopra a causa della collisione del modulo durante la compilazione di un progetto con più istanze del Intel® Stratix® 10 E-tile Hard IP per ethernet Intel FPGA IP.
Quando vengono utilizzate più istanze dell'HARD IP E-tile per Ethernet Intel FPGA IP con configurazioni diverse all'interno dello stesso progetto Intel® Quartus® Prime, la progettazione può essere compilata in modo errato, il che può anche causare errori di fitter.
Gli utenti visualizzeranno avvisi di compilazione in cui le impostazioni per i moduli con lo stesso nome vengono sovrascritte sia nella compilazione Intel Quartus Prime che durante la compilazione della simulazione.
Questo problema è pianificato per essere risolto in una versione futura del software Intel Quartus Prime.
