ID articolo: 000075383 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 04/08/2017

Il bit di sincronizzazione SDI II è inserito correttamente per le parole ADF in flussi 6G 8 o 12G 16 stream interleave?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® SDI II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    A causa di un problema con il core IP TX Intel® Serial Digital Interface (SDI) II, i bit di sincronizzazione non vengono inseriti correttamente nelle parole ADF quando funzionano in modalità 6G 8 flussi (tx_std = 100) o 12G 16 flussi interleave (tx_std = 110). Ciò influisce in genere sui video della modalità 6G SDI 1 (2160 linee).

    Pertanto, il core IP Intel SDI II RX o qualsiasi ricevitore che si basa sulla presenza delle parole ADF corrette (000h, 3FFh, 3FFh) non saranno in grado di rilevare correttamente il pacchetto ANC.

    Soluzione

    Questo problema è risolto a partire da Quartus® versione prime v17.0.

    Nessuna soluzione è disponibile per le versioni precedenti.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Arria® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.