ID articolo: 000075368 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 28/03/2017

Ci sono problemi nella variante VHDL del core IP PHY Ethernet multi-rate 1G/2.5G/5G/10G per Arria V o Arria 10 dispositivi?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® 1G 2,5G 5G 10G multi-rate Ethernet PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Sì, se si crea un'istanza del core IP PHY Ethernet multi-rate 1G/2.5G/5G/10G per Arria® V o Arria® 10 dispositivi all'interno di un VHDL generano un blocco, si riscontra un problema di file di vincoli di temporizzazione (sdc).

    I limiti di temporizzazione forniti dal core IP non sono validi e non verrà eseguita un'analisi corretta dei tempi.

     

    Soluzione

    Per risolvere questo problema, non utilizzare un blocco di generazione VHDL per creare un'istanza del core IP.

    Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Intel® Arria® 10
    FPGA e FPGA SoC Arria® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.