ID articolo: 000075367 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 22/01/2018

Perché l'esempio di progettazione della modalità di registrazione 10GBASE-R generato dinamicamente da Ethernet a bassa latenza non riesce a Intel® Arria® dispositivo 10?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® MAC Ethernet 10G a bassa latenza
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    A causa di un problema in Intel® Quartus® Prime Software versione 17.0 e superiore, l'esempio di progettazione della modalità di registrazione 10GBASE-R del MAC Ethernet a bassa latenza genera dinamicamente l'esempio di progettazione della modalità di registrazione 10GBASE-R mihgt quando la raccolta delle statistiche è abilitata.

    Soluzione

    Per risolvere questo problema, aggiungere il seguente vincolo sdc nel file altera_eth_top.sdc :

    if {$::quartus(nameofexecutable) == "quartus_fit"} {

    set_clock_uncertainty -da dut_inst|wrapper_inst|baser_inst|xcvr_native_a10_0|rx_pma_clk -a dut_inst|wrapper_inst|baser_inst|xcvr_native_a10_0|rx_clkout -hold -add -100ps

    }

    Questo problema è risolto a partire dal software Intel® Quartus® Prime Pro Edition versione 18.0.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Arria® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.