ID articolo: 000075276 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 18/05/2013

Frequenza di coreclkout segnalata in modo errato per Stratix V Hard IP per PCI Express IP Core quando viene utilizzato l'ATX PLL

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    La frequenza di coreclkout è riportata in modo errato per l'HARD IP Stratix V per PCI Express IP Core quando l'ATX PLL viene utilizzato nei dispositivi ES di generazione 1 e gen2. Per le varianti ES di generazione 2, la frequenza che il software Quartus II segnala coreclkout è metà della frequenza effettiva. Per le varianti ES di generazione 1, la frequenza che i report del software Quartus II per coreclkout sono di un quarto la frequenza effettiva

    Soluzione

    Questo problema è risolto nella versione 12.1 del Stratix V Hard IP per CORE IP PCI Express.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.