ID articolo: 000074897 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 14/11/2014

Generazione Qsys non supportata per Deinterlacer II e Broadcast Deinterlacer

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    I core IP Deinterlacer II e Broadcast Deinterlacer fanno non supportano la generazione e la sintesi di Qsys. Questo problema riguarda qualsiasi sistema che utilizza il core IP Deinterlacer II o Broadcast Deinterlacer generato in Qsys versione 14.0 Arria 10.

    Soluzione

    Per risolvere questo problema, seguire questi passaggi:

    Generare i core IP in isolamento utilizzando una versione precedente di Qsys.

    Quindi aggiungere il file HDL generato (che si trova nella sintesi directory) al progetto 14.0 Arria 10 Quartus II.

    Rimuovere il file .qip associato dal progetto.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Arria® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.