ID articolo: 000074825 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 21/01/2015

Perché la configurazione Active Serial (AS) deve essere completata dopo l'accensione del kit di sviluppo Cyclone V GT FPGA?

Ambiente

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa della progettazione del controller di sistema nel dispositivo MAX® V, la configurazione AS viene ritardata di diversi secondi dopo l'accensione del kit di sviluppo Cyclone® V GT FPGA.

    Questo ritardo potrebbe causare un problema se la progettazione utilizza la modalità di configurazione PCI Express (PCIe) e AS, poiché questo ritardo potrebbe non soddisfare i requisiti di tempo di riattivazione PCIe.

    Soluzione

    Per ridurre il ritardo della configurazione AS nel kit di sviluppo FPGA Cyclone V GT, programmare il dispositivo MAX V con questo file oggetto programmatore (. pof ) file: max5.pof.

    È inoltre possibile utilizzare questo progettoQuartus® II: max5_CVGT_devkit_AS.zip per la progettazione nel dispositivo MAX V.

    Articoli correlati

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    Dispositivi di configurazione FPGA Intel®
    FPGA Cyclone® V GT
    Dispositivo di configurazione FPGA Intel® EPCQ

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.