ID articolo: 000074567 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 19/03/2019

Esiste un problema noto con il modo in cui il software Intel® Quartus® Prime Pro implementa l'I/O differenziale SSTL e HSTL nei dispositivi Intel Stratix® 10?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Sì, a causa di un problema nelle versioni del software Prime Pro Intel® Quartus® 17.0 o successive, gli ingressi SSTL e HSTL differenziali potrebbero non campionare il segnale di input quando implementati su I/O bidirezionale in Intel Stratix® 10 dispositivi se il rispettivo pin VREF non è collegato a un riferimento di tensione. Gli ingressi SSTL e HSTL differenziali non devono richiedere un VREF.

    Soluzione

    Questo problema è pianificato per essere risolto in una versione futura del software Intel Quartus Prime Pro.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.