ID articolo: 000074311 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Ci sono problemi noti con l'opzione "Utilizza terminazione del ricevitore esterno" nel Intel® FPGA IP ALTGX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Sì, per impostazione predefinita, l'opzione "Utilizza terminazione del ricevitore esterno" è disattivata nell'ALTGX Intel® FPGA IP nel software Quartus® II versione 10.1 e nelle versioni precedenti, ma se si attiva questa opzione, la terminazione interna sarà ancora abilitata.  È possibile verificarlo guardando il report di compilazione - Fitter - Resource Section - Input Pins report.  Il valore di terminazione dell'input è mostrato in questo report.

Soluzione

Se si desidera utilizzare la terminazione esterna, è necessario aggiungere assegnazioni ai pin del ricevitore utilizzando l'Editor delle assegnazioni seguendo questi passaggi:

  1. Nella colonna A , aggiungere ciascun ricevitore utilizzando il Node Finder che si utilizzerà la terminazione esterna.
  2. Nella colonna Nome assegnazione selezionare "Terminazione input".
  3. Nella colonna Valore selezionare "Off".
  4. Compila il tuo design.

Ciò disabiliterà la terminazione dell'input per i canali riceventi selezionati.

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Arria® II GX
FPGA Cyclone® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.