ID articolo: 000074004 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 04/07/2016

Perché flashsm_reset viene segnalato come clock non vincolato nell'IP PFL?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Driver software Fast Passive Parallel MicroBlaster™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di una limitazione del software Quartus® Prime, è possibile che flashsm_reset segnalati come clock non vincolato. Ciò si verifica quando si crea un'istanza dell'IP Parallel Flash Loader (PFL) in un dispositivo MAX® 10.

    Soluzione

    Flashsm_reset non è un clock, quindi è sicuro ignorare questo avviso.

    Questo problema è stato risolto in Intel® Quartus® versione del software 19.1

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® MAX® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.