ID articolo: 000074000 Tipo di contenuto: Documentazione e informazioni sui prodotti Ultima recensione: 15/02/2018

Come si aggiungono Intel® Stratix® assegnazioni PMA del ricetrasmettitore PMA a 10 L-Tile e H-Tile al file QSF?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    È possibile che si desideri impostazioni PMA Intel Stratix 10 ricetrasmettitori diverse da quelle specificate nell'IP PHY nativo Intel Stratix 10 L-Tile/H-Tile.

    È possibile aggiungere Intel Stratix assegnazioni del ricetrasmettitore PMA Quartus® Settings File (QSF) di 10 L-Tile e H-Tile utilizzando il metodo seguente.

    Soluzione

    È possibile aggiungere le assegnazioni QSF utilizzando l'esempio di sintassi seguente.

    Sintassi:

    set_instance_assignment -name HSSI_PARAMETER "${full_attribute_name}={chosen_attribute_value} " -to ${tx_pin}

    Esempio:

    set_instance_assignment -name HSSI_PARAMETER ""pma_tx_buf_vod_output_swing_ctrl =31 " -to tx_serial_pin[0]

    La tabella seguente elenca le importanti impostazioni PMA del ricetrasmettitore, ma è possibile ottenere un elenco completo dalla scheda "Impostazioni PMA analogiche" del Stratix 10 IP PHY nativo L-Tile/H-Tile selezionando l'opzione "Fornire assegnazioni QSF campione" e incollando queste nel file QSF del progetto

    Tabella 1: attributi PMA trasmettitore

    Attributo

    Nome attributo completo

    Valori degli attributi

    TX Output Swing Level (VOD)

    pma_tx_buf_vod_output_swing_ctrl

    17-31 (600 mV - VCCT o tensione di alimentazione del trasmettitore)

    1° pre-enfasi

    post-tap

    Grandezza

    pma_tx_buf_pre_emp_switching_ctrl_1st_post_tap

    0-24

    1° pre-enfasi

    polarità post-tap

    pma_tx_buf_pre_emp_sign_1st_post_tap

    fir_post_1t_neg (negativo) O

    fir_post_1t_pos (positivo)

    1° pre-enfasi

    pre-tap

    Grandezza

    pma_tx_buf_pre_emp_switching_ctrl_pre_tap_1t

    0-15

    1° pre-enfasi

    polarità pre-tap

    pma_tx_buf_pre_emp_sign_pre_tap_1t

    fir_pre_1t_neg (negativo) O

    fir_pre_1t_pos (positivo)

    Velocità di slew

    pma_tx_buf_slew_rate_ctrl

    slew_r0

    slew_r1

    slew_r2

    slew_r3

    slew_r4

    slew_r5

     

    Tabella 2: attributi PMA del ricevitore

    Attributo

    Nome attributo completo

    Valori degli attributi

    Larghezza di banda di equalizzazione

    pma_rx_buf_eq_bw_sel

    eq_bw_0 (Datarate <= 6,5 Gbps),

    eq_bw_1 (6,5 Gbps < Datarate <=12,5 Gbps),

    eq_bw_2 (12,5 Gbps < Datarate <=19,2 Gbps), OR eq_bw_3 (19,2 < Datarate)

    Valore di guadagno CTLE CA manuale

    pma_rx_buf_ctle_ac_gain

    0-15

    Valore di guadagno CTLE EQ manuale

    pma_rx_buf_ctle_eq_gain

    0-47

    Valore VGA manuale

    pma_rx_buf_vga_dc_gain

    0-31

    I nomi degli attributi hanno prefissi aggiuntivi rispetto a quelli elencati nella mappa del registro di Intel Stratix guida dell'utente del ricetrasmettitore PHY da 10 L e H-Tile.

    Queste informazioni verranno aggiunte a una versione futura della guida utente del ricetrasmettitore PHY da 10 L e H-Tile Intel Stratix.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 SX

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.