A causa di un problema con Intel® Quartus® Software Prime Pro Edition, a partire dalla versione 19.4, i file di consegna potrebbero non essere creati correttamente da Platform Designer.
Questo problema può essere osservato nei progetti che includono un dispositivo Intel Agilex® 7 e quando si esportano periferiche nel tessuto FPGA.
Per risolvere questo problema, accedere allo strumento Intel® Quartus® Platform Designer, creare un'istanza del componente IP HPS e applicare le seguenti modifiche:
1. Andare a Pin Mux e periferiche --> Avanzate -- > posizionamento IP avanzato e aggiungere l'IO HPS, incluso il clock HPS, fare clic su Applica selezioni
2. Andare a Pin Mux and Peripherals -- > Advanced -- > Advanced FPGA Placement e aggiungere FPGA di esportazione (ad esempio, Master SPI) e fare clic su Applica selezioni
3. Tornare a Pin Mux e periferiche -- > avanzate -- > posizionamento IP avanzato e fare di nuovo clic su Applica selezioni
* Il passaggio 3 sopra deve essere fatto ogni volta che un utente modifica la pagina Advanced FPGA Placement per creare i file di consegna appropriati e per eseguire il funzionamento periferico.
Questo problema è risolto a partire dal software Intel® Quartus® Prime Pro Edition versione 21.1.
