ID articolo: 000073969 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 01/05/2018

Quali blocchi PMA del ricetrasmettitore vengono utilizzati nel percorso di loopback seriale interno del dispositivo Intel® Arria® 10?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Arria® 10 Cyclone® 10 PHY nativo di ricetrasmettitore
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Il percorso di loopback seriale interno del ricetrasmettitore Intel® Arria® 10 include l'amplificatore a guadagno variabile (VGA) e l'equalizzatore di feedback decisionale (DFE) quando attivato. Non include i blocchi TX VOD, TX Pre-EMPHASIS, RX Continuous Time Linear Equalizer (CTLE) e RX DC Gain PMA.

    Soluzione

    La regolazione di TX VOD, TX Pre-EMPHASIS, RX CTLE e RX DC Gain non influenzerà il segnale visualizzato dalla CDR quando si utilizza il loopback seriale interno. La regolazione di RX VGA e RX DFE quando abilitata influenzerà il segnale visualizzato dalla CDR.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Intel® Arria® 10 GT
    SoC FPGA Intel® Arria® 10 SX
    FPGA Intel® Arria® 10 GX

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.