ID articolo: 000073951 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 12/08/2021

Perché la frequenza di clock del Cyclone® V HPS EMAC emac*_tx_clk esportata nel tessuto FPGA mostrato come 100 MHz nell'analisi dei tempi?

Ambiente

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Starndard Edition versione 20.1 e precedente, è possibile trovare che la frequenza di clock GMII è di 100 MHz quando si abilita HPS EMAC e lo si indirizza a FPGA nel SoC Cyclone® V.

    Soluzione

    Per risolvere questo problema nell'HPS SoC Cyclone® V, è necessario correggere il periodo di emac*_tx_clk da 10ns a 8ns in cv_soc_rgmii_5csxfc6_hps_0_fpga_interfaces.sdc.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Cyclone® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.