ID articolo: 000073880 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 06/06/2019

Qual è la tolleranza di temporizzazione del periodo di clock TX_CLK RGMII nel datasheet del dispositivo Arria® V?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel datasheet del dispositivo Arria® V, il valore minimo/massimo per il periodo di TX_CLK non è fornito nella tabella delle caratteristiche di temporizzazione EMAC (Ethernet Media Access Controller) nella sezione specifiche HPS.

    Soluzione

    Le specifiche Tclk Min/Max sono riportate di seguito come riferimento.

    Simbolo

    Descrizione

    Minimo

    Tipico

    Massimo

    Unità

    Tclk(1000Base-T)

    TX_CLK periodo di clock

    7.2

    8.0

    8.8

    Ns

    Questo problema è pianificato per essere risolto in una versione futura del datasheet del dispositivo Cyclone® V/Arria® V.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.