ID articolo: 000073773 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 22/10/2013

Perché il segnale avl_ready rimane basso quando si utilizza il controller di memoria rigida con larghezze di porta front-end multiporta di 128 bit?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione A causa di un problema nel controller di memoria rigida nel software Quartus® II versione 12.1sp1, il avl_ready segnale rimarrà basso se si utilizzano porte a larghezza a 128 bit. La calibrazione può passare correttamente, ma il controller non asserisce il avl_ready segnale.
    Soluzione

    Per risolvere questo problema, si consiglia di utilizzare larghezze di porta pari o inferiori a 64.

    Questo problema è stato risolto nel software Quartus II versione 13.0sp1.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Cyclone® V GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.