Questo articolo contiene informazioni sulla cache L3 di un processore Intel® Xeon® scalabile e sul motivo per cui il valore è superiore alla cache L1.
C'è differenza di memoria cache tra Intel® Xeon® E5 e Intel® Xeon® scalabili.
È prevista una gerarchia della cache diversa. La gerarchia della cache è stata cambiata nell'architettura delle più Intel® Xeon® di processori scalabili.
Quali sono le modifiche della gerarchia della cache?
Nelle architetture precedenti (come la famiglia di Intel® Xeon® processori E5 v4):
- La cache di livello medio (MLC o anche nota come L2) era di 256 KB per core.
- La cache di ultimo livello (nota anche come L3) era una cache inclusiva condivisa con 2,5 MB per core.
Nell'architettura della famiglia di processori scalabili Intel® Xeon®, la gerarchia della cache è cambiata per fornire un MLC più grande di 1 MB per core e un LLC condiviso più piccolo, non inclusivo, da 1,375 MB per core. Un MLC più grande aumenta la frequenza di hit rate nel MLC con conseguente latenza di memoria effettiva inferiore e riduce anche la domanda sull'interconnessione mesh e LLC. Il passaggio a una cache non inclusiva per LLC consente un utilizzo più efficace della cache complessiva sul chip rispetto a una cache inclusiva.
Per ulteriori dettagli, vedere la sezione modifiche della gerarchia della cache nella Intel® Xeon® tecnica del processore scalabile dei processori.
