Platform Designer

Platform Designer è lo strumento di integrazione di sistema di nuova generazione nel Software Intel® Quartus® Prime. Platform Designer risparmia significativa tempo e sforzi nel processo di progettazione FPGA generando automaticamente una logica di interconnessione per connettere funzioni di proprietà intellettuale (IP) e i sottosistemi. Platform Designer utilizza un potente framework gerarchico per offrire veloci tempi di risposta per interconnettere ampi sistemi fornendo al tempo stesso del supporto per entità blackbox. Ciò permette a Platform Designer di fornire dei tempi di risposta veloci durante l'apertura di sistemi e la creazione di nuove connessioni tramite la rigenerazione o il funzionamento su blocchi IP che sono cambiati. Il nuovo strumento Platform Designer supporta inoltre una varietà di metodi di ingresso di progettazione, come i linguaggi del livello di trasferimento del registro (RTL), ingresso di progettazione basato su blocco, ingresso schematico e blackbox.

Platform Designer nel software Intel Quartus Prime Pro Edition espande la facilità d'uso, la flessibilità e le prestazioni dello strumento di progettazione standard Platform Designer. Il nostro corso di formazione, Progettazione di sistemi con Platform Designer, esplora le differenze tra le versioni degli strumenti standard e Pro Edition del software Intel Quartus Prime, concentrandosi sul supporto di Platform Designer per componenti generici nella Pro Edition - l'idea che ogni componente in una progettazione di sistema sia essenzialmente una blackbox definita dalla propria interfaccia e dalle connessioni di segnale al resto del sistema. Separare in questo modo i componenti dal progetto di sistema aiuta la progettazione divisa tra team e il controllo della versione. Scoprirai le nuove funzionalità dello strumento che supportano i componenti generici e come convalidare l'integrità di un sistema.

Platform Designer supporta nuove funzionalità che si rivelano di enorme aiuto con la portabilità del progetto. Adesso puoi:

• Consentire ai segnali di coerenza da Intel® Agilex™ e dall'interfaccia hard processor system (HPS) FPGA Intel® Stratix® 10 di venire trasportati verso l'IP tramite un supporto ACE-Lite.
• Generare script di simulazione gerarchici facendo riferimento alle informazioni di simulazione sui suoi sottosistemi e componenti IP senza attraversare la gerarchia di sistema.
• Utilizzare la sintassi Verilog per collegare porte in Platform Designer con connettività a livello di cavo.
• Incorporare componenti IP che utilizzano le interfacce SystemVerilog nei sistemi Platform Designer.
• Osservare una notevole riduzione nei tempi di generazione dell'aggiornamento IP
• Ulteriori dettagli su tutte queste funzionalità sono disponibili nel Manuale dell'utente di Platform Designer.

Inoltre, ti preghiamo di guardare il video panoramica su Platform Designer che descrive nel dettaglio l'utilizzo dello strumento.

I test misurano le prestazioni dei componenti nell'ambito di un particolare test, in sistemi specifici. Qualsiasi differenza nell'hardware, nel software o nella configurazione potrebbe influire sulle prestazioni effettive. Consultare altre fonti di informazioni per valutare le prestazioni prima di un eventuale acquisto. Per informazioni più complete sulle prestazioni e i risultati dei benchmark, consultare www.intel.com/benchmarks.