Raccolta prodotti
FPGA Stratix® V GS
Stato
Launched
Data di lancio
2010
Litografia
28 nm

Risorse

Elementi logici (LE, Logic Element)
695000
Moduli di logici adattiva (ALM, Adaptive Logic Module)
262400
Registri del modulo di logica adattiva (ALM, Adaptive Logic Module)
1049600
Phase-Locked Loop (PLL) fabric e I/O
28
Memoria massima integrata
58.01 Mb
Blocchi DSP (Digital Signal Processing)
1963
Formato DSP (Digital Signal Processing)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Hard Memory Controller (HMC)
No
Interfacce di memoria esterne (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Specifiche di I/O

Num. massimo di I/O utente
840
Supporto per gli standard I/O
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Numero massimo di coppie LVDS
420
Num. massimo di ricetrasmettitori Non-Return to Zero (NRZ)
48
Velocità massima di trasferimento dati Non-Return to Zero (NRZ)
14.1 Gbps
Hard IP protocollo ricetrasmettitore
PCIe Gen3

Specifiche del package

Opzioni package
F1517, F1932

Informazioni supplementari

Datasheet
URL informazioni aggiuntive