Stato
Launched
Data di lancio
2013
Litografia
14 nm

Risorse

Elementi logici (LE, Logic Element)
378000
Moduli di logici adattiva (ALM, Adaptive Logic Module)
128160
Registri del modulo di logica adattiva (ALM, Adaptive Logic Module)
512640
Phase-Locked Loop (PLL) fabric e I/O
8
Memoria massima integrata
32 Mb
Blocchi DSP (Digital Signal Processing)
648
Formato DSP (Digital Signal Processing)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Hard Processor System (HPS)
Quad-core 64-bit ARM* Cortex*-A53
Hard Memory Controller (HMC)
Supporto della memoria esterna (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

Specifiche di I/O

Numero massimo di I/O utente
392
Supporto per gli standard I/O
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Numero massimo di coppie LVDS
120
Massimo ricetrasmettitori NRZ
24
Velocità massima di trasferimento dati NRZ
28.3 Gbps
Hard IP protocollo ricetrasmettitore
PCIe Gen3, 100G Ethernet

Tecnologie avanzate

Registri Hyper
Sicurezza del bitstream FPGA

Specifiche del package

Opzioni package
F1152

Informazioni supplementari

URL informazioni aggiuntive