Raccolta prodotti
CPLD MAX® II Z
Stato
Launched
Data di lancio
Q1'14
Litografia
180 nm

Risorse

Macrocelle equivalenti
192
Ritardo pin-to-pin
4.7 ns
Memoria flash utente
8 Kb

Caratteristiche

JTAG boundary-scan
ISP JTAG
Registri di input rapido
Power-up di registro programmabile
Traslatore JTAG
ISP in tempo reale
I/O MultiVolt†
1.5, 1.8, 2.5, 3.3
Power bank I/O
2
L'output massimo consente
80
LVTTL/LVCMOS
Trigger di Schmitt
Slew rate programmabile
Resistori di pull-up programmabili
Pin GND programmabili
Output open-drain
Bus-hold

Specifiche del package

Opzioni package
M68, M100
Dimensione package
5 mm x 5 mm, 6mm x 6mm

Informazioni supplementari

URL informazioni aggiuntive