Raccolta prodotti
CPLD MAX® II
Stato
Launched
Data di lancio
Q1'14
Litografia
180 nm

Risorse

Macrocelle equivalenti
1700
Ritardo pin-to-pin
7 ns
Memoria flash utente
8 Kb

Caratteristiche

JTAG boundary-scan
ISP JTAG
Registri di input rapido
Power-up di registro programmabile
Traslatore JTAG
ISP in tempo reale
I/O MultiVolt†
1.5, 1.8, 2.5, 3.3, 5.0
Power bank I/O
4
L'output massimo consente
272
LVTTL/LVCMOS
32 bit, conformità PCI a 66 MHz
Trigger di Schmitt
Slew rate programmabile
Resistori di pull-up programmabili
Pin GND programmabili
Output open-drain
Bus-hold

Specifiche del package

Opzioni package
F256, F324
Dimensione package
17 mm x 17mm, 19mm x 19mm

Informazioni supplementari

URL informazioni aggiuntive