Stato
Launched
Data di lancio
Q2'19
Litografia
10 nm

Risorse

Elementi logici (LE, Logic Element)
2692760
Moduli di logici adattiva (ALM, Adaptive Logic Module)
912800
Registri del modulo di logica adattiva (ALM, Adaptive Logic Module)
3651200
Phase-Locked Loop (PLL) fabric e I/O
28
Memoria massima integrata
287 Mb
Blocchi DSP (Digital Signal Processing)
8528
Formato DSP (Digital Signal Processing)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Hard Processor System (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Blocchi di crittografia rigida
0
Hard Memory Controller (HMC)
Supporto della memoria esterna (EMIF)
DDR4, QDR IV

Specifiche di I/O

Numero massimo di I/O utente
624
Supporto per gli standard I/O
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Numero massimo di coppie LVDS
312
Massimo ricetrasmettitori NRZ
24
Velocità massima di trasferimento dati NRZ
28.9 Gbps
Massimo ricetrasmettitori PAM4
12
Velocità massima di trasferimento dati PAM4
57.8 Gbps
Hard IP protocollo ricetrasmettitore
PCIe Gen4, 10/25/100G Ethernet

Tecnologie avanzate

Registri Hyper
Sicurezza del bitstream FPGA

Specifiche del package

Opzioni package
R2581A

Informazioni supplementari

URL informazioni aggiuntive