PLL frazionari
Gli anelli ad aggancio di fase frazionari (fPLL) offrono tutte le caratteristiche disponibili nei PLL Intel® FPGA della generazione precedente. È possibile trovare gli fPLL nei dispositivi Intel FPGA da 28 nm, compresi gli FPGA Stratix® V, Arria® V e Cyclone® V. Le nuove funzionalità sono mostrate nella tabella 1.
Tabella 1: nuove funzionalità fornite dagli fPLL
Descrizione della caratteristiche |
fPLL negli FPGA da 28 nm |
|---|---|
Sintesi di frequenza frazionaria di precisione |
✓ |
Sostituzione dei VCXO |
✓ |
Sostituzione degli oscillatori di clock di riferimento |
✓ |
PLL di trasmissione del transceiver |
✓ |
Sintesi di frequenza frazionaria di precisione
Una grande innovazione nei nostri dispositivi da 28 nm è l'integrazione di fPLL nell'architettura del dispositivo. Tutti i PLL general-purpose sono implementati come fPLL, capaci di sintesi avanzata della frequenza frazionaria, così come di moltiplicazione M/N standard. A seconda della densità del dispositivo, sono disponibili fino a 32 fPLL general-purpose. La figura 1 mostra un diagramma a blocchi dell'fPLL.
Figura 1: fPLL frazionario Delta-Sigma
Per implementare un fPLL, il modulatore delta-sigma è acceso. Ciò consente al divisore M di feedback di assumere valori frazionari, il che permette una sintesi di frequenza di precisione. Quando viene usato come PLL M/N standard, entrambi i valori M e N sono interi e il modulatore delta-sigma è disattivato.
Sostituzione degli oscillatori a cristallo controllati in tensione
Le applicazioni di rete di trasporto ottico (OTN) con transponder multiplexing (muxponder) richiedono generalmente costosi VCXO che sintetizzano le varie frequenze del cliente da informazioni incorporate nel flusso di dati aggregato. Gli fPLL sono progettati per sostituire questi VCXO, risultando in una soluzione economica e altamente integrata. Come mostrato nella Figura 2, le informazioni sulla frequenza del client nel flusso di dati aggregati sono usate per controllare i modulatori delta-sigma negli fPLL, permettendo una sintesi precisa delle frequenze di linea del client necessarie.
Figura 2: utilizzo di fPLL Delta-Sigma in transponder OTN multiplexer (Stratix® V)
Sostituzione degli oscillatori di clock di riferimento
I sistemi che includono protocolli di comunicazione seriale richiedono fonti di clock di riferimento di precisione a entrambe le estremità del collegamento seriale. Tipicamente, questi clock di riferimento sono generati utilizzando più oscillatori a cristallo sulla scheda del circuito. Nei nostri FPGA da 28 nm, la capacità di sintesi della frequenza di precisione degli fPLL può essere utilizzata per sostituire questi oscillatori di clock di riferimento. La figura 3 mostra un'applicazione che utilizza un FPGA Stratix® V dove diversi riferimenti di frequenza a livello di scheda (da OSC_1 a OSC_n) possono essere sostituiti da un singolo riferimento di frequenza (OSC) e da molteplici fPLL on-chip che sintetizzano le frequenze di clock di riferimento richieste.
Figura 3: utilizzo di fPLLs Delta-Sigma per sintetizzare clock di riferimento di precisione
PLL trasmissione del transceiver
A velocità di dati fino a 3,75 Gbps, gli fPLL possono essere utilizzati direttamente come PLL di trasmissione del transceiver. Questo aumenta il numero totale di PLL di trasmissione disponibili in ciascun dispositivo. A velocità di dati superiore a 3,75 Gbps, gli fPLL possono essere utilizzati per sintetizzare i clock di riferimento che sono poi applicati, tramite PLL in cascata, ai PLL di trasmissione ad alta velocità.