Panoramica sui transceiver: FPGA Stratix® IV

Gli FPGA Stratix® IV GT e Stratix® IV GX con transceiver embedded offrono livelli rivoluzionari di larghezza di banda del sistema e di efficienza energetica per applicazioni di fascia alta, permettendo di Innovare SENZA COMPROMESSI. I transceiver sono basati su tecnologia 40 nm e includono una serie di caratteristiche che garantiscono eccellenti prestazioni jitter combinate con un'integrità del segnale superiore sia per applicazioni backplane che chip-to-chip. Basandosi sul successo dei transceiver Stratix® II GX, i transceiver FPGA Stratix® IV GT e FPGA Stratix® IV GX supportano gli standard emergenti e i protocolli seriali proprietari. I transceiver includono diversi blocchi digitali che puoi configurare per semplificare l'implementazione di questi protocolli.

Caratteristiche principali dei transceiver

  • Fino a 24 transceiver che supportano da 9,95 a 11,3 Gbps, oltre a 24 transceiver aggiuntivi che supportano da 2,5 a 6.375 e da 2,5 a 8,5 Gbps negli FPGA Stratix® IV GT
  • Fino a 32 transceiver con recupero dei dati di clock (CDR), che supportano velocità di dati da 600 Mbps a 8,5 Gbps, più fino a 16 transceiver aggiuntivi con CDR, che supportano velocità di dati da 600 Mbps a 6,5 Gbps negli FPGA Stratix® IV GX
  • Tensione di uscita differenziale programmabile dinamicamente (VOD) e impostazioni di pre-enfasi per una migliore integrità del segnale
  • Equalizzazione del ricevitore a 4 stadi controllata dall'utente o adattiva con fino a 17 dB di guadagno per compensare le perdite dipendenti dalla frequenza nel mezzo fisico
  • Supporto per gli standard seriali basati su CDR, compresi 40/100G IEEE 802.3ba Ethernet, PCI Express, Serial RapidIO*, Gigabit Ethernet (GbE), XAUI/HiGig, Optical Internetworking Forum (OIF) CEI-6G, Interlaken, SFI-5, GPON, SONET, CPRI, OBSAI, Fibre Channel, HyperTransport*, SDI e Intel® FPGA SerialLite II
  • Supporto per modalità di base a larghezza singola e doppia per implementare protocolli personalizzati
  • Singolo trasmettitore e ricevitore power-down per ridurre il consumo di energia durante il non funzionamento
  • Resistenze di terminazione selezionabili on-chip per una migliore integrità del segnale su una varietà di mezzi di trasmissione
  • L'interfaccia programmabile transceiver-to-FPGA supporta 8, 10, 16, 20, 32 e 40 bit di trasferimento dati
  • Indicatore di perdita di segnale del ricevitore
  • Autotest integrato (BIST)
  • Integrità del segnale Plug & Play con circuito di protezione da inserimento/rimozione a caldo
  • Riconfigurazione dinamica del transceiver per supportare protocolli multipli e data rate sullo stesso canale senza riprogrammare l'FPGA
  • Ogni trasmettitore dispone di due ingressi PLL (phase-locked loop) e divisori di clock indipendenti per consentire diverse velocità di clock per ogni canale
  • Inversione di polarità generica per le modalità di base e inversione di polarità specifica per PCI Express
  • Rate matcher, rilevatore di modelli e allineatore di parole con modelli programmabili
  • Circuito dedicato conforme all'interfaccia fisica per PCI Express (PIPE), XAUI e GbE
  • L'interfaccia PIPE si collega direttamente alla proprietà intellettuale (IP) hard PCI Express Gen1 (2,5 Gbps) e Gen2 (5,0 Gbps) incorporata o all'IP soft
  • Ordinamento dei byte incorporato in modo che un frame o un pacchetto inizi sempre in una corsia di byte nota
  • L'encoder/decoder 8B/10B esegue la codifica da 8 bit a 10 bit e la decodifica da 10 bit a 8 bit
  • Il buffer FIFO rate-matching del ricevitore risincronizza i dati ricevuti con il clock di riferimento locale
  • Il buffer FIFO di compensazione di fase esegue la traduzione del dominio di clock tra il blocco transceiver e la matrice logica

Diagrammi a blocchi

La figura 1 mostra il diagramma a blocchi dei transceiver FPGA Stratix® IV GX, sia il physical medium attachment (PMA) che il physical coding sublayer (PCS). I blocchi all'interno del PCS possono essere bypassati, a seconda delle tue esigenze.

Figura 1. Transceiver FPGA Stratix® IV GX, PMA, e diagramma a blocchi PCS.

I transceiver Stratix® IV includono circuiti dedicati per implementare protocolli standard e proprietari che operano tra 600 Mbps e 8,5 Gbps nella variante Stratix IV GX e da 2,5 a 11,3 Gbps nella variante Stratix IV GT. I transceiver sono anche in grado di supportare velocità di dati fino a 270 Mbps utilizzando l'oversampling, che è importante quando si supportano protocolli legacy e protocolli con velocità di dati multiple. Quando aumentati con IP Intel® FPGA, i transceiver FPGA Stratix® IV GT e FPGA Stratix® IV GX offrono una soluzione completa e a basso rischio per l'implementazione del protocollo seriale.