Transceiver Stratix® IV GX: PMA
Gli FPGA Stratix® IV GX offrono una soluzione robusta per la connettività seriale ad alta velocità con transceiver che forniscono un'integrità del segnale superiore. Questi transceiver includono sia un attaccamento al mezzo fisico (PMA) che un substrato di codifica fisica (PCS), e sono progettati per fornire eccellenti prestazioni di jitter minimizzando la potenza, il costo e il rumore di commutazione simultaneo (SSN).
La funzionalità PMA e implementata nel circuito analogico include:
- Pre-enfasi ed equalizzazione programmabili
- Recupero di dati di clock (CDR)
- Serializzatore/deserializzatore (SERDES)
- Buffer I/O
La figura 1 mostra la sottosezione PMA dei transceiver.
La pre-enfasi programmabile e l'equalizzazione adattiva riducono i costi e aumentano l'integrità del segnale
L'uso della pre-enfasi e dell'equalizzazione adattiva negli FPGA Stratix® IV GX riduce il costo della scheda minimizzando la necessità di materiale costoso e tecniche di layout. L'infrastruttura FR-4 a basso costo del PCB tende ad attenuare le componenti ad alta frequenza dei segnali veloci di bordo. A circa 6 Gbps e oltre, l'effetto è grave e può far scomparire completamente il segnale ad occhio, con conseguente perdita di dati.
I dispositivi Stratix® IV GX offrono sia pre-enfasi che equalizzazione adattiva per superare queste perdite e aumentare l'integrità del segnale. È possibile configurare il circuito di pre-enfasi a diversi livelli, a seconda dei requisiti del sistema, modellando la forma d'onda per migliorare il segnale ad alta frequenza. I dispositivi Stratix® IV GX offrono anche un'ampia gamma (17dB) di equalizzazione dinamica per aiutare a superare le perdite della scheda quando i segnali vengono attenuati al ricevitore. L'equalizzatore può essere configurato per funzionare in modo adattivo, dove l'impostazione di equalizzazione ottimale viene scelta automaticamente e si adatta continuamente al canale, o manualmente, dove l'utente sceglie uno dei 16 livelli a seconda dei requisiti del sistema.
Sia la pre-enfasi che l'equalizzazione possono essere cambiate mentre il sistema è in funzione o quando si configura una scheda dopo che è stata inserita nel backplane. Queste caratteristiche possono anche essere utilizzate durante le prove sul campo per la configurazione del sistema e per confermare i risultati della simulazione. La Figura 2 mostra come la pre-enfasi migliora notevolmente l'integrità del segnale in un diagramma a occhio di 6,375 Gbps near-end.
Figura 2. Diagramma ad occhio da 6,375 Gbps.
Questa flessibilità senza precedenti vi mette in controllo del sistema, permettendovi di prendere decisioni di progettazione che riducono i costi e aumentano l'integrità del segnale.
Supporto per standard Seriali basati su CDR.
Ogni blocco CDR del ricevitore ha un unico PLL (phase-locked loop) per permettere ai dati di essere ricevuti correttamente e per correggere lo skew tra i canali causato dalla linea di trasmissione quando più di un ricetrasmettitore è richiesto per un particolare protocollo. Il CDR estrae il clock dal flusso di dati seriali in entrata e fornisce un clock recuperato che campiona il flusso di dati seriali e che mette in clock il deserializzatore. I transceiver Stratix® IV GX utilizzano tecniche CDR per supportare standard seriali come PCI Express, Serial RapidIO*, Gigabit Ethernet (GbE), XAUI/HiGig, Optical Internetworking Forum (OIF) CEI-6G, Interlaken, SFI-5, GPON, SONET, CPRI, OBSAI, Fibre Channel, HyperTransport*, SDI e Intel® FPGA SerialLite II.
PLL transceiver flessibile e modalità di clock
Gli FPGA Stratix® IV GX dispongono i transceiver in blocchi che contengono quattro o sei transceiver. I blocchi di transceiver possono essere azionati da due fonti di clock diverse, ciascuna con accesso a una coppia di PLL di trasmissione. Questa combinazione di clock e PLL supporta quattro diverse velocità di dati all'interno di un singolo blocco transceiver, il che permette al blocco di supportare più protocolli se necessario. L'architettura dual-PLL riduce drasticamente la dissipazione di potenza rispetto all'implementazione single-PLL trovata nei dispositivi concorrenti.
Buffer I/O differenziale con impostazioni controllabili dinamicamente
Le impostazioni del buffer del dispositivo per i dispositivi Stratix® IV GX sono controllabili dinamicamente, il che permette di regolare le impostazioni mentre il transceiver è in funzione. Per esempio, la pre-enfasi programmabile e riconfigurabile dinamicamente e le capacità di equalizzazione adattano il segnale dati per compensare la degradazione del segnale attraverso il mezzo di trasmissione. Una varietà di impostazioni VOD programmabili dinamicamente assicura che la forza di azionamento si allinei con l'impedenza della linea e la lunghezza della traccia. Inoltre, la terminazione differenziale on-chip fornisce la terminazione appropriata del buffer del ricevitore e del trasmettitore per i segnali a prestazioni moderate.
Progettato per la bassa potenza
I transceiver sono spesso utilizzati nel backplane e nella connettività inter-board dove il raffreddamento è difficile da gestire. Pertanto, è importante che il transceiver abbia un consumo minimo di energia. I transceiver Stratix® IV GX sono progettati per supportare una gamma di dati mirata, soddisfacendo lo “sweet spot” delle applicazioni e dei requisiti di protocollo. Questo approccio mirato, combinato con un datapath e un clocking ottimizzati, significa che i transceiver all'interno degli FPGA Stratix® IV GX utilizzano molta meno energia rispetto alle soluzioni concorrenti. Questo può rappresentare un notevole risparmio, dato che molte applicazioni ad alte prestazioni richiedono più ricetrasmettitori per soddisfare i requisiti di larghezza di banda. La potenza tipica PMA è 100 mW a 3,2 Gbps, 135 mW a 6,375 Gbps e 165 mW a 8,5 Gbps.
Ottimizzato per SSN minimo
I/O ad alta velocità e le ampie interfacce di bus ad alta velocità richiedono di ridurre al minimo il rumore di commutazione simultaneo (SSN) per ottenere un'elevata integrità del segnale.
Gli FPGA Stratix® IV GX sono costruiti su un progetto a pacchetto che offre un'immunità estremamente elevata all'SSN. I dispositivi adottano un rapporto segnale-potenza-terra aggressivo per minimizzare gli effetti SSN e per tenere conto dei ricetrasmettitori incorporati. Ciò garantisce che i dispositivi Stratix® IV GX offrano una soluzione SSN estremamente robusta.
Link correlati
- Vedi webcast ›
- Formazione ›
- Progetti di riferimento ›
- Visualizza la knowledge base ›
- Risoluzione dei problemi ›
- Documentazione ›
- Ottieni il manuale ›
- Scheda tecnica ›
- Aggiornamenti via e-mail ›
- White paper ›
- FPGA Stratix® IV (GX ed E) ›
- Panoramica sui transceiver Stratix® IV GX ›
- Transceiver Stratix® IV GX: PCS ›
- Integrità del segnale - Centro di supporto FPGA Intel® ›
- Individuate un distributore ›