FPGA SoC Intel® Stratix® 10 SX

FPGA SoC Intel® Stratix® 10 combina un sistema di processore rigido ARM* quad-core Cortex*-A53 MPCore* con la rivoluzionaria architettura FPGA Intel® Hyperflex™ per fornire prestazioni integrate, efficienza energetica, densità e integrazione al sistema necessaria per le applicazioni integrate.

Vedi anche: Software di progettazione FPGA, Design Store, Download, Community, e Supporto

FPGA SoC Intel® Stratix® 10 SX

Caratteristiche e vantaggi

Visualizza tutte le funzionalità

Ottieni elevati livelli di integrazione del sistema

FPGA SoC Intel® Stratix® 10 abilita l'USR nell'ecosistema ARM*. L'architettura a 64 bit di nuova generazione di ARM (ARMv8) consente la virtualizzazione dell'hardware, la gestione del sistema e le capacità di monitoraggio e l'accelerazione del pre-processing. Il processore ARM* Cortex-A53* supporta la modalità di esecuzione a 32-bit e i pacchetti di supporto della scheda per i sistemi operativi più diffusi tra cui Linux*, VxWorks* di Wind River, uC/OS-II* euC/OS-III* di Micrium e altro ancora.

Ottieni un'elevata produttività di progettazione grazie al software di progettazione FPGA e SoC FPGA ottimizzati

Nuovi motori ottimizzati per elementi logici multimilionari (LE) FPGA che offrono una riduzione significativa delle iterazioni di progettazione, la piattaforma virtuale FPGA SoC Intel® Stratix® 10 consente lo sviluppo e la verifica precoce del software, e la voce di progettazione basata su C utilizzando FPGA SDK Intel® per OpenCL™, che offre un ambiente di progettazione facile da implementare su FPGA SoC. Debug eterogeneo, profilazione e visualizzazione dell'intero chip con SoC Intel® FPGA Embedded Development Suite (EDS) dotato di ARM* Development Studio 5* (DS-5*) Intel® SoC FPGA Edition Toolkit.

Diagramma di blocco FPGA SoC Intel® Stratix® 10

HPS: sistema di processore rigido ARM* Cortex*-A53 quad-core
SDM: Secure Device Manager
EMIB: ponte di interconnettore multi-die embedded

Caratteristica

Descrizione

Processore

Cluster di processori quad-core ARM* Cortex*–A53 MPCore* fino a 1,5 GHz

Coprocessori

Unità di virgola mobile vettoriale (VFPU) a precisione singola e doppia, motore di elaborazione media ARM* Neon* per ciascun processore

Cache di livello 1

32 KB di cache di istruzioni L1 con continuità, 32 KB di cache dati L1 con codice di correzione degli errori (ECC)

Cache di livello 2

1 MB KB di cache L2 condivisa con ECC

Memoria on-chip

256 KB di RAM on-chip

Unità di gestione della memoria di sistema

L'unità di gestione della memoria di sistema offre un modello di memoria unificato ed estende la virtualizzazione dell'hardware alle periferiche implementate nel FPGA fabric

Unità di coerenza della cache

Offre coerenza unidirezionale (I/O) che permette a un master CCU di visualizzare la memoria coerente delle CPU ARM* Cortex*-A53 MPCore*

Controller di accesso diretto alla memoria (Direct Memory Access - DMA)

Direct Memory Access (DMA) a 8 canali

Ethernet Media Access Controller (EMAC)

3X 10/100/1000 EMAC con DMA integrato

Controller USB on-the-go (OTG)

2X USB OTG con DMA integrato

Controller UART

2X compatibile con 16550 UART

Controller di interfaccia periferica seriale (SPI)

SPI a 4 x

Controller I2C

I2C a 5 x

Controller SD/SDIO/MMC

1X eMMC 4.5 con supporto DMA e CE-ATA.

Controller flash NAND

1X ONFI 1.0 o successivo supporto 8 e 16 bit

General-Purpose I/O (GPIO)

Massimo 48 GPIO programmabile via software
Timer 4X general purpose timer, 4X watchdog timer
Gestore del sistema Contiene registri di controllo e di stato mappati in memoria e la sequenza logica per controllare le funzioni a livello di sistema e altri moduli HPS
Gestore del reset resetta i segnali sulla base delle richieste di reset provenienti dai fabric HPS e FPGA, e la scrittura del software nei registri di controllo del reset del modulo
Gestore del clock offre un controllo programmabile via software del clock per configurare tutti i clock generati nell'HPS
Visualizza tutto Mostra di meno

Ecosistema

Gli FGPA Soc Intel® sono basati su processore ARM* e ne ereditano la potenza dell'ecosistema. Intel, i nostri partner dell'ecosistema e la comunità di utenti FPGA SoC Intel® forniscono una vasta gamma di opzioni per soddisfare le esigenze di sviluppo FPGA SoC.

Scopri l'ecosistema

Video

Ricetrasmettitori 28G

In questo video osserviamo l'architettura unica del ricetrasmettitore FPGA Intel® Stratix® 10. Osserva i ricetrasmettitori H-Tile che sono collegati tramite la tecnologia EMIB di Intel e che funzionano con prestazioni backpane a 28 Gbps.

Guardare il video

Architettura FPGA Intel® Hyperflex™

L'architettura FPGA Intel® Hyperflex™ nei dispositivi Intel® Stratix® 10 consente di raddoppiare le prestazioni Fmax.1Questo video mostra un confronto side-by-side tra una progettazione originale e una iper-ottimizzata.

Guardare il video

PCIe* DMA Gen3 a SDRAM DDR4

I dispositivi Intel® Stratix® 10, che includono PCI Express* (PCIe*) e blocchi di memoria di controllo rigida di proprietà intellettuale (IP) combinati con interfaccia mappata su memoria e sulla funzione di accesso di memoria diretta (DMA) per creare un progetto di riferimento a elevate prestazioni.

Guardare il video

Mostra di più Mostra di meno

Risorse aggiuntive

Esplora altri contenuti relativi ai dispositivi FPGA Intel® come schede di sviluppo, proprietà intellettuale, supporto e altro ancora.

The specified image does not include the correct rendition: intel.web.128.96

Centro risorse per formazione, documentazione, download, strumenti e opzioni di supporto.

The specified image does not include the correct rendition: intel.web.128.96

Inizia con i nostri FPGA e accelera il tuo time-to-market con hardware e design validati da Intel.

The specified image does not include the correct rendition: intel.web.128.96

Riduci il tuo ciclo di progettazione con un ampio portfolio di core IP e design di riferimento validati da Intel.

The specified image does not include the correct rendition: intel.web.128.96

Esplora il software Quartus Prime e la nostra suite di strumenti che aumentano la produttività per aiutarti a completare rapidamente i tuoi design di hardware e software.

The specified image does not include the correct rendition: intel.web.128.96

Per design di prodotto Intel® FPGA ed eventuali esigenze di accelerazione, contattate i nostri rappresentanti di vendita.

The specified image does not include the correct rendition: intel.web.128.96

Decifra i numeri delle parti di FPGA Intel®, tra cui il significato di alcuni prefissi e codici di pacchetto.

The specified image does not include the correct rendition: intel.web.128.96

Contatta un Distributore autorizzato Intel® oggi stesso.

Confronta i prodotti

Informazioni su prodotti e prestazioni

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.it/benchmarks.