Intel® Stratix® 10 FPGAs & SoC FPGA

Intel® Stratix® 10 FPGAs and SoCs deliver innovative advantages in performance, power efficiency, density, and system integration. Featuring the revolutionary Intel® Hyperflex™ FPGA Architecture and built combining Intel's patented Embedded Multi-Die Interconnect Bridge (EMIB) technology, the Advanced Interface Bus (AIB), and a growing portfolio of chiplets, Intel® Stratix® 10 devices deliver up to 2X performance gains over previous-generation, high-performance FPGAs.1

See also: Intel® Stratix® 10 FPGAs Design SoftwareDesign StoreDownloads, Documentation, Community, and Support

Intel® Stratix® 10 FPGAs & SoC FPGA

Intel® Stratix® 10 SoC Block Diagram

HPS: Quad-core ARM* Cortex*-A53 Hard Processor System.
SDM: Secure Device Manager.
EMIB: Embedded Multi-Die Interconnect Bridge.

Feature

Description

Processor

Quad-core ARM* Cortex*–A53 MPCore* processor cluster up to 1.5 GHz

Coprocessors

Vector floating-point unit (VFPU) single and double precision, ARM* Neon* media processing engine for each processor

Level 1 Cache

32 KB L1 instruction cache with parity, 32 KB L1 data cache with error correction code (ECC)

Level 2 Cache

1 MB KB shared L2 cache with ECC

On-Chip Memory

256 KB on-chip RAM

System Memory Management Unit

System Memory Management Unit enables a unified memory model and extends hardware virtualization into peripherals implemented in the FPGA fabric

Cache Coherency Unit

Provides one-way (I/O) coherency that allows a CCU master to view the coherent memory of the ARM* Cortex*–A53 MPCore* CPUs

Direct Memory Access (DMA) Controller

8-channel direct memory access (DMA)

Ethernet Media Access Controller (EMAC)

3X 10/100/1000 EMAC with integrated DMA

USB On-The-Go Controller (OTG)

2X USB OTG with integrated DMA

UART Controller

2X UART 16550 compatible

Serial Peripheral Interface (SPI) Controller

4X SPI

I2C Controller

5X I2C

SD/SDIO/MMC Controller

1X eMMC 4.5 with DMA and CE-ATA support

NAND Flash Controller

1X ONFI 1.0 or later 8 and 16-bit support

General-Purpose I/O (GPIO)

Maximum 48 software-programmable GPIO

Timers 4X general-purpose timers, 4X watchdog timers
System Manager Contains memory-mapped control and status registers and logic to control system-level functions and other HPS modules
Reset Manager Resets signals based on reset requests from sources in the HPS and FPGA fabric, and software writing to the module reset control registers
Clock Manager Provides software-programmable clock control to configure all clocks generated in the HPS

Subscribe to the Intel® FPGA Newsletter

Do you want the latest info about Intel® FPGAs, Programmable Accelerators, and power solutions? Looking for hot tips on training and tools? Click here to subscribe to the Intel Inside Edge Monthly Newsletter.

Inviando questo modulo, confermi di essere un adulto di almeno 18 anni di età e acconsenti a condividere le tue informazioni personali con Intel che potrà utilizzarle per questa richiesta commerciale. I siti Web e le comunicazioni di Intel sono soggetti all' Informativa sulla riservatezza dei dati personali e ai Termini di utilizzo di Intel.
Inviando questo modulo, confermi di essere un adulto di almeno 18 anni di età e acconsenti a condividere le tue informazioni personali con Intel che potrà utilizzarle per questa richiesta commerciale. Accetti inoltre di iscriverti per rimanere aggiornato sulle ultime tecnologie Intel e tendenze del settore tramite e-mail e telefono. Puoi cancellare l’iscrizione in qualunque momento. I siti Web e le comunicazioni di Intel sono soggetti all' Informativa sulla riservatezza dei dati personali e ai Termini di utilizzo di Intel.

Informazioni su prodotti e prestazioni

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.it/benchmarks.

2

In base a stime interne Intel.
I test misurano le prestazioni dei componenti nell'ambito di un particolare test, in sistemi specifici. Qualsiasi differenza nell'hardware, nel software o nella configurazione potrebbe influire sulle prestazioni effettive. Consultare altre fonti di informazioni per valutare le prestazioni prima di un eventuale acquisto. Per informazioni più complete sulle prestazioni e i risultati dei benchmark, consultare www.intel.it/benchmarks.
Le tecnologie Intel® potrebbero richiedere hardware, software abilitati o attivazione di servizi.
Nessun prodotto o componente è totalmente sicuro.
I risultati si basano su stime o simulazioni. Costi e risultati possono variare.
© Intel Corporation. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue filiali. Altri marchi e altre denominazioni potrebbero essere rivendicati da terzi.