Il controller SRAM QDR II Intel® FPGA IP è ottimizzato per gli FPGA della serie Stratix® e Cyclone® IV. Le funzionalità avanzate disponibili in questi dispositivi consentono di interfacciarsi direttamente con i dispositivi SRAM QDR II.
Il design di esempio generato da toolbench IP crea un'istanza di phase-locked loop (PLL), un delay-locked loop facoltativo (solo per la serie FPGA Stratix II), un driver di esempio e la variazione personalizzata del controller SRAM QDR II. Il design di esempio è un completamente funzionale e può essere simulato, sintetizzato e utilizzato nell'hardware. Il driver di esempio è un modulo di autodiagnosi che trasmette comandi di lettura e scrittura al controller e controlla i dati letti per generare i segnali pass/fail e verificare i segnali completi. È possibile sostituire la logica di controllo crittografata del controller SRAM QDR II nel design di esempio con la propria logica personalizzata, che consente l'uso della resincronizzazione chiara di Intel FPGA, una pipeline logica e un percorso dati con la propria logica di controllo.
Questa IP è inclusa in Pacchetto di base IP che viene fornito con il software Intel® Quartus® Prime Standard e Pro Edition.