IP Compute Express Link (CXL) per FPGA Intel®

Primo FPGA con IP rigido CXL con una larghezza di banda per porta fino a 4 volte superiore.1

Ora con supporto per la revisione delle specifiche CXL 1.1 e 2.0.

IP Compute Express Link (CXL) per FPGA Intel®

Disponibile con software di design Quartus Prime v22.3

Compute Express Link (CXL) è il nuovo processore per il protocollo di collegamento periferica/acceleratore. Si basa su e offre funzionalità aggiuntive rispetto al protocollo PCIe esistente consentendo una comunicazione coerente tra le due parti. Grazie a questo, il collegamento CXL consente prestazioni efficienti, a bassa latenza e a larghezza di banda elevata se utilizzato con gli acceleratori Look-aside o Inline per il computing eterogeno.

Per coloro che intendono creare o utilizzare un acceleratore basato su FPGA, l'IP rigido con protocollo CXL è disponibile all'interno del R-tile, il quale è integrato in membri selezionati delle famiglie FPGA Intel® Agilex™ serie I e Intel® Agilex™ serie M. L'IP rigido consente un supporto di configurazione completo della larghezza di banda Gen5 x16, con un uso minimo delle risorse del tessuto FPGA.

Implementare gli acceleratori discreti CXL con gli FPGA Intel® Agilex™

Gli FPGA Intel® Agilex™ supportano CXL tramite IP rigido R-Tile.

Disponibile come IP rigido2 (HIP) su R-Tile:

  • Realizza prestazioni Gen5 x16 complete
  • Risorse del tessuto minime => spazio per la logica utente
  • Supporto per le specifiche CXL. 1.1 e 2.0 (contattare Intel per i prezzi e gli appuntamenti).

Logica di supporto FPGA disponibile per ciascun tipo di dispositivo CXL:

  • Acceleratore di tipo 1 (Numero di parte per l'ordine: IP-CXLTYP1)
  • Acceleratore di tipo 2 (Numero di parte per l'ordine: IP-CXLTYP2)
  • Espansore di memoria di tipo 3 (Numero di parte per l'ordine: IP-CXLTYP3DDR)
  • Include esempio di design, modelli di simulazione e toolkit di debug dell'FPGA

Architettura del sottosistema di memoria flessibile collegata al dispositivo:

  • Consente all'utente di mescolare e gestire diversi tipi/controller di memoria
  • Blocchi M20K, DDR4, DDR5, LPDDR5, HBM2e, SSD

Stato IP

Stato dell'ordine

Preliminare

Codici di ordinazione

IP Compute Express Link (CXL) per FPGA Intel®

IP-CXLTYP3DDR
Visualizza tutto Mostra di meno

Per attivare l'IP rigido CXL e ricevere il wrapper morbido R-Tile CXL e la logica morbida di supporto, è necessario l'acquisto/licenza di una licenza IP CXL separata per l'uso corretto con il software di design Intel® Quartus® Prime. Contattare il proprio rappresentante di vendita Intel locale per maggiori informazioni sui prezzi.

Per attivare una licenza IP di prova gratuita da 30 o 60 giorni, contattare il proprio rappresentante di vendita Intel® locale.

Confronta i prodotti

Informazioni su prodotti e prestazioni

1Rispetto agli FPGA della concorrenza (senza IP rigido CXL) con controller CXL di terze parti (IP morbido su Gen4 x8).
2L'attivazione dell'IP rigido CXL richiede una licenza/acquisto separato ed è inclusa nei numeri di parte per l'ordine della logica di supporto IP.