Kit di sviluppo dell'integrità del segnale del ricetrasmettitore Stratix® V GX

Il kit di sviluppo dell'integrità del segnale (SI) del ricetrasmettitore Stratix® V GX offre una piattaforma per un test di conformità elettrica e l'analisi dell'interoperabilità. L'accessibilità a canali multipli consente l'analisi reale come implementato nel sistema con canali di ricetrasmettitori disponibili tramite connettori SMA e backplane popolari. È possibile utilizzare questo kit di sviluppo per eseguire le seguenti attività:

• Valutare le prestazioni del collegamento del ricetrasmettitore da 600 Mbps a 12.5 Gbps
• Generare e controllare modelli di sequenza binaria pseudocasuali (PRBS) tramite un'interfaccia utente di facile utilizzo (non richiede il software Intel® Quartus® Prime)
• Accedere all'equalizzazione avanzata per ottimizzare le impostazioni dei link per il rapporto tra i bit non ricevuti correttamente e i bit trasmessi (BER) ottimale
• Eseguire l'analisi della distorsione
• Verificare la conformità all'allegato fisico (PMA) a 10GbE, 10GBASE-KR, PCI Express* (PCIe) (Gen1, seconda e Gen3), Serial RapidIO*, Gigabit Ethernet, 10-Gigabit Ethernet E/I/O, Common Electrical I/O (CEI) 6G, CEI-11G, interfaccia seriale ad alta definizione (HD-SDI), Interlaken e altri standard principali
• Utilizza i connettori di backplane ad alta velocità integrati per valutare le prestazioni di backplane personalizzate e valutare il BER

Nota:

L'acquirente afferma di essere uno sviluppatore di prodotti, sviluppatore di software o integratore di sistema e riconosce che questo prodotto è un kit di valutazione non autorizzato da FCC, disponibile esclusivamente per lo sviluppo software e non rivendibile.

Contenuti del kit di sviluppo

Il kit di sviluppo SI del ricetrasmettitore, Stratix® V GX Edition offre le seguenti funzionalità:

• Scheda di sviluppo Stratix® V GX
  
• Dispositivo in primo piano
• 5SGXEA7N2F40C2N
• Stato di configurazione ed elementi di configurazione
• JTAG
• Cavo di download Intel® FPGA integrato
• Configurazione parallela rapida (FPP) tramite dispositivo MAX® II e memoria flash
• Due storage di file di configurazione
• Circuiti di misurazione della temperatura (die e temperatura ambiente)
• Clock
• 50 MHz, 125 MHz, oscillatori programmabili (valori preimpostati: 624 MHz, 644.5 MHz, 706.25 MHz, e 875 MHz)
• Connettori SMA per fornire un clock differenziale esterno a clock di riferimento del ricetrasmettitore
• Connettori SMA per fornire un clock differenziale esterno al fabric FPGA
• Connettori SMA per produrre un clock differenziale dal pin di output del Phase Locked Loop (PLL) dell'FPGA
• Input/output utente generale
• PHY Ethernet da 10/100/1000 Mbps (RGMII) con connettore RJ-45 (rame)
• LCD con caratteri 16x2
• Un dipswitch a 8 posizioni
• Otto LED utente
• Quattro pulsanti utente
• Dispositivi di memoria
• memoria flash di sincronizzazione da 128 megabyte (MB) (principalmente per memorizzare configurazioni FPGA)
• Interfacce seriali ad alta velocità
• Sette canali di ricetrasmettitori full-duplex instradati per connettori SMA
• Traccia breve instradata su una micro-strip
• Sei canali strip line con tutte le lunghezze della traccia sono abbinati sui canali
• 21 canali di ricetrasmettitori full-duplex instradati al connettore backplane
• Sette canali per connettore Molex* Impact*
• Seven canali per Amphenol* XCedee*
• Sette canali per il footprint di Tyco Strada* Whisper* (il connettore non è popolato)
• Potenza
• Input DC di notebook
• Voltage margining
• Contenuto software per il kit di sviluppo SI del ricetrasmettitore Stratix® V GX
• Suite di progettazione completa Intel® (scaricare dall'Area download per FPGA)
• Il software Intel® Quartus® Prime include il supporto per FPGA Stratix® V
• Licenza di un anno inclusa
• Suite di progettazione integrata Nios® II
• La libreria di proprietà intellettuale (IP) Intel® FPGA include PCIe, Ethernet a tripla velocità, interfaccia digitale seriale (SDI) e controller IP DDR3 DDR3 e DDR3 ad alte prestazioni Intel® FPGA IP
• Valutazione IP disponibile tramite IP Intel® FPGA IP Evaluation Mode
• Portale di aggiornamento della scheda
• Server web processore Nios® II e aggiornamento sistema remoto
• Sistema di test della scheda basato su GUI
• Interfacce al PC tramite JTAG
• Impostazioni PMA controllabili dagli utenti (preenfasi, equalizzazione ecc.)
• Indicazione di stato (errori, BER, e altro)
• Documentazione completa
• Guida dell'utente
• Manuale di riferimento
• Schemi della scheda e file di progettazione del layout