Kit di sviluppo dell'integrità del segnale del ricetrasmettitore Stratix® V GT

È possibile utilizzare questo kit di sviluppo per eseguire le seguenti attività:

• Valutare le prestazioni del collegamento del ricetrasmettitore fino a 25.7 Gbps
• Generare e controllare modelli di sequenza binaria pseudocasuali (PRBS) tramite un'interfaccia utente di facile utilizzo (non richiede software di progettazione Intel® Quartus® Prime)
• Accedere all'equalizzazione avanzata per ottimizzare le impostazioni dei link per il rapporto tra i bit non ricevuti correttamente e i bit trasmessi (BER) ottimale
• Eseguire l'analisi della distorsione
• Verificare l'interoperabilità del collegamento dei supporti fisici (PMA) con FPGA Stratix® V GT per protocolli mirati, come CEI-25/28G, CEI-11G, PCI Express* (PCIe) Gen 3.0, 10GBASE-KR, 10 Gigabit Ethernet, XAUI, CEI-6G, Serial RapidIO®, HD-SDI e altri.
• Utilizza i connettori di backplane ad alta velocità integrati per valutare le prestazioni di backplane personalizzate e valutare il BER

Nota:

L'acquirente afferma di essere uno sviluppatore di prodotti, sviluppatore di software o integratore di sistema e riconosce che questo prodotto è un kit di valutazione non autorizzato da FCC, disponibile esclusivamente per lo sviluppo software e non rivendibile.

Contenuti del kit di sviluppo

Il kit di sviluppo SI del ricetrasmettitore, Stratix® V GT Edition, presenta le seguenti caratteristiche:

• Scheda di sviluppo Stratix® V GT
• Dispositivo in primo piano
• 5SGTMC7K3F40C2N
• Stato di configurazione ed elementi di configurazione
• JTAG
• USB-BlasterTM integrato
• Configurazione parallela rapida (FPP) tramite dispositivo MAX® II e memoria flash
• Due storage di file di configurazione
• Circuiti di misurazione della temperatura (die e temperatura ambiente)
• Clock
• 50 MHz, 125 MHz, oscillatori programmabili (valori preimpostati: 624 MHz, 644.5 MHz, 706.25 MHz, e 875 MHz)
• Connettori SMA per fornire un clock differenziale esterno a clock di riferimento del ricetrasmettitore
• Connettori SMA per fornire un clock differenziale esterno al fabric FPGA
• Connettori SMA per produrre un clock differenziale dal pin di output del Phase Locked Loop (PLL) dell'FPGA
• Input/output utente generale
• PHY Ethernet da 10/100/1000 Mbps (RGMII) con connettore RJ-45 (rame)
• LCD con caratteri 16x2
• Un dipswitch a 8 posizioni
• Otto LED utente
• Quattro pulsanti utente
• Dispositivi di memoria
• memoria flash di sincronizzazione da 128 megabyte (MB) (principalmente per memorizzare configurazioni FPGA)
• Interfacce seriali ad alta velocità
• Quattro canali di ricetrasmettitori full-duplex (28.05 Gbps) instradati a connettori MMPX
• Sette canali di ricetrasmettitore full-duplex GXB (12.5 Gbps) instradati a connettori SMA
• Traccia breve instradata su una micro-strip
• Sei canali strip line con tutte le lunghezze della traccia sono abbinati sui canali
• 21 canali di ricetrasmettitori GXB full-duplex instradati al connettore backplane
• Sette canali al connettore Molex® Impact®
• Sette canali per Amphenol® XCede®
• Sette canali per il footprint di Tyco Strada® Whisper® (il connettore non è popolato)
• Potenza
• Input DC di notebook
• Voltage margining
• Contenuto software del kit di sviluppo SI del ricetrasmettitore Stratix® V GT
• Suite di progettazione completa FPGA Intel® (scaricare dall'area download FPGA Intel®)
• Il software di design Intel® Quartus® Prime include il supporto per FPGA Stratix® V
• Licenza di un anno inclusa
• Suite di progettazione integrata Nios® II
• La libreria di proprietà intellettuale (IP) MegaCore® include PCIe, Ethernet a tripla velocità, l'interfaccia digitale seriale (SDI) e core IP Megacore di controller ad alte prestazioni SDRAM DDR3
• Valutazione IP disponibile con OpenCore Plus
• Portale di aggiornamento della scheda
• Con server web Nios II e aggiornamento del sistema remoto
• Sistema di test della scheda basato su GUI
• Interfacce al PC tramite JTAG
• Impostazioni PMA controllabili dagli utenti (preenfasi, equalizzazione ecc.)
• Indicazione di stato (errori, BER, e altro)
• Documentazione completa
• Guida dell'utente
• Manuale di riferimento
• Schemi della scheda e file di progettazione del layout