Kit di sviluppo FPGA Cyclone® V GT

Questo kit supporta moltissime funzionalità come:

• La prototipazione di FPGA
• La misurazione dell'alimentazione di FPGA
• Prestazioni I/O di ricetrasmettitore fino a 5.0 Gbps
• PCI Express* (PCIe) di seconda generazione x4 (a 5.0 Gbps linea)
• Supporto di endpoint o rootpoint

Nota:

L'acquirente afferma di essere uno sviluppatore di prodotti, sviluppatore di software o integratore di sistema e riconosce che questo prodotto è un kit di valutazione non autorizzato da FCC, disponibile esclusivamente per lo sviluppo software e non rivendibile.

Contenuti del kit di sviluppo

Il kit di FPGA Cyclone® V GT presenta le seguenti caratteristiche:

• Scheda di sviluppo FPGA Cyclone® V GT
  
• Dispositivi presentati
• FPGA Cyclone® V GT - 5CGTFD9E5F35C7N
• CPLD MAX® V - 5M2210ZF256 (controller di sistema)
• CPLD MAX® II - EPM570GT100C3N (USB Blaster™ II integrato)
• CPLD MAX® II - EPM570ZM100 (footprint CPLD ASSP)
• Configurazione
• USB-Blaster™ II integrato (JTAG)
• Fast Passive Parallel (PFL)
• EPCQ Intel - EPCQ256SI16N (dispositivo di configurazione seriale Quad)
• Dispositivi di memoria
• SDRAM DDR3 con controller di memoria rigido x40 da 384 MB con codice di correzione degli errori (ECC)
• SDRAM DDR3 di controller di memooria soft (SMC) x64 da 512 MB
• Flash sync x16 da 1 Gb
• Porte di comunicazione standard
• Connettore edge x4 PCIe
• Ethernet Gigabit (GbE)
• Un output di clock SMA
• Due connettori universali di scheda di mezzanino ad alta velocità (HSMC), ciascuno con quattro canali di ricetrasmettitori seriali ad alta velocità
• Un canale di interfaccia digitale seriale (SDI) - 1 SMB per RX e 1 SMB per TX
• Canale condiviso con HSMA tramite l'opzione di riempimento della resistenza
• Pulsanti, interruttori DIP e LED
• Clocking
• Generatore di clock programmabile per input di clock di riferimento FPGA
• Oscillatore LVDS da 125 MHz per input di clock di riferimento di FPGA
• LVDS VCXO da 148.5/148.35 MHz per input di clock di riferimento di FPGA
• Oscillatore single-end da 50 MHz per input di clock FPGA e CPLD MAX® V
• Oscillatore single-end da 100 MHz per input di clock di configurazione per CPLD MAX® V
• Input SMA (LVPECL)
• Potenza
• Input 14 DC per notebook - scheda di rete da 20 V
• Connettore edge PCIe
• Circuito di monitoraggio del sistema
• Alimentazione (voltaggio, corrente, wattaggio)
• Specifiche meccaniche
• Dimensioni standard della scheda PCIe (4.376" x 6.600")
• Contenuto del software del kit di sviluppo FPGA Cyclone® V GT (scaricabile dalla tabella 2)
• Esempi di modelli
• Progettazione di riferimento e PCIe loop back
• Sistema di test della scheda (BTS)*
• Portale di aggiornamento della scheda (BUP)*
• Include il processore soft embedded Nios® II ed Ethernet
• Documentazione completa (vedere la tabella 2)
• Il kit di FPGA Cyclone® V GT comprende un anno di abbonamento all'edizione di kit di sviluppo (DKE) del Software di design Intel® Quartus® Prime (solo piattaforma Windows).