La specifica dell'interfaccia LPC (Low Pin Count) per I/O legacy ha agevolato la transizione del settore verso i sistemi senza ISA. I miglioramenti principali della revisione 1.1 della specifica dell'interfaccia LPC sono l'inclusione dei cicli di memoria del firmware e l'aggiunta della funzionalità di lettura multibyte.

L'interfaccia LPC consente ai componenti I/O legacy della scheda madre, generalmente integrati in un chip Super I/O, di passare da ISA/X-bus all'interfaccia LPC, mantenendo la compatibilità completa del software. La specifica LPC offre diversi importanti vantaggi rispetto a ISA/X-bus, come il numero ridotto di pin per un design più facile ed economico. La specifica dell'interfaccia LPC non influisce sul software delle funzioni I/O ed è compatibile con i dispositivi e le applicazioni esistenti.

La specifica dell'interfaccia LPC descrive memoria, I/O e transazioni DMA. A differenza di ISA, che funziona a 8 MHz, utilizza il clock PCI a 33 MHz e sarà compatibile con i processi del silicio più avanzati. I progettisti di dispositivi mobili trarranno inoltre vantaggio dal numero di pin ridotto perché occupa meno spazio, consuma di meno ed ha una maggiore efficienza termica. Qui di seguito è possibile scaricare la specifica dell'interfaccia LPC revisione 1.1 e il relativo accordo di licenza di brevetto reciproco e privo di royalty.

Specifica dell'interfaccia LPC (Low Pin Count) per chipset Intel®