Virgola mobile rigida

DSP a virgola mobile

I sistemi DSP utilizzano soluzioni a virgola mobile per ottenere un grado elevato di stabilità numerica e di intervallo dinamico. Applicazioni come radar, elaborazione avanzata di antenne wireless e imaging medico richiedono capacità a virgola mobile negli FPGA e nei SoC. Man mano che le applicazioni DSP crescono in dimensioni e capacità, gli FPGA e i SoC offrono migliori piattaforme disponibili per qualsiasi implementazioni DSP a virgola mobile.

Con 14 nm, gli FPGA e i SoC Intel® Stratix® 10 offrono le migliori prestazioni a virgola mobile del settore, con un massimo di 10 tera di operazioni in virgola mobile al secondo (TFLOPS). Ulteriori informazioni sulle capacità DSP dei nostri FPGA e SoC Stratix 10.

Con 20 nm, gli FPGA e i SoC Intel® Arria® 10 rappresentano i primi dispositivi del settore con operatori a virgola mobile rigidi, offrendo prestazioni fino a 1,5 TFLOP. Ulteriori informazioni sull'architettura di blocco DSP a precisione variabile del FPGA e del SoC Arria 10.

Ultime notizie: Nuovo supporto gli FPGA SoC Intel® (e implementazioni della virgola mobile associata) con l'ultima versione di MathWorks R2014b

HDL Coder ed Embedded Coder offrono nuovo supporto per la famiglia di FPGA SoC Intel® con MathWorks R2014b. Gli sviluppatori che hanno familiarità con gli strumenti MathWorks godono della comodità aggiuntiva di poter restare in questo ambiente di sviluppo per la generazione di codice mirato agli FPGA SoC Intel.

I progettisti di FPGA e i programmatori di processori ora condivideranno una metodologia di progettazione comune ottimizzata per gli FPGA SoC Intel.

Per ulteriori informazioni, visita https://www.mathworks.com/hardware-support/altera-soc-ecoder.html1.

Inizia a conoscere le nostre soluzioni per DSP in virgola mobile grazie a questi white paper e webcast.

White paper

Comprendere le affermazioni riguardo le massime prestazioni in virgola mobile

Questo white paper calcola e confronta le migliori prestazioni in virgola mobile dei processori di segnali digitali, delle GPU e degli FPGA. Scopri in che modo Intel può rivendicare in modo affidabile prestazioni per 1,5 TFLOPS nei dispositivi Arria 10 e 10 TFLOPS in dispositivi Stratix 10 utilizzando un metodo standard del settore, e paragona questa affermazione con le affermazioni degli altri rivenditori di FPGA.

Leggi il white paper (PDF)

Abilitare progettazioni DSP impattati sugli FPGA con l'implementazione rigida di virgola mobile

Vuoi saperne di più riguardo l'implementazione rigida di virgola mobile di Intel? Questo white paper discute la nuova architettura iniziando con i dispositivi Arria 10 e passando a trattare i dispositivi Stratix 10, che permetteranno le più elevate prestazioni algoritmiche di DSP a virgola mobile negli FPGA

Leggi il white paper (PDF)

BDTI valuta l'efficienza energetica di complessi modelli DSP del mondo reale sulle schede di sviluppo di Intel® FPGA da 28 nm:

  • Benchmark energetici per modelli DSP complessi: fattorizzazione di matrice Cholesky e basata su QR
  • Risultati e usabilità del flusso di strumenti a virgola mobile

Leggi il white paper (PDF)

BDTI valuta le prestazioni di complessi modelli DSP del mondo reale sulle schede di sviluppo FPGA da 28 nm di Intel:

  • Benchmark di prestazione per modelli DSP complessi: fattorizzazione di matrice Cholesky e basata su QR
  • Risultati e usabilità del flusso di strumenti a virgola mobile

Leggi il white paper (PDF)

Guarda l'anteprima

Mostra di più Mostra di meno

Webcast

NOVITÀ: Visualizza on-demand, 15 minuti

Accelerare il tempo di sviluppo del modello con blocchi DSP a virgola mobile rigida negli FPGA

Guarda il webcast per ottenere:

  • Una panoramica delle attuali sfide dell'implementazione a virgola mobile
  • Un'introduzione ai blocchi DSP a virgola mobile rigida di Intel
  • Una panoramica su come ottenere performance DSP, produttività dei progettisti ed efficienza della logica senza precedenti