• <Maggiori informazioni su Intel.com

Chipset Intel® E7500

Chipset Intel® E7500

Il chipset Intel® E7500, un chipset in grandi volumi, supporta piattaforme server biprocessore ottimizzate per i processori Intel® Xeon® con 512 KB di cache L2 e microarchitettura Intel NetBurst®. Il design del chipset Intel E7500 offre bus di sistema, memoria e larghezza di banda di I/O ottimizzati per migliorare le prestazioni, la scalabilità e la produttività degli utenti fornendo allo stesso tempo una transizione lineare verso la nuova generazione di tecnologie dei server.

Caratteristiche e vantaggi
Supporta 2 processori Intel® Xeon® con 512 KB di cache L2 per sistemi server biprocessore Fornisce una piattaforma che consente alla microarchitettura Intel NetBurst® e alla tecnologia Hyper-Threading dei processori Intel® Xeon® di offrire prestazioni elevate per i grandi carichi di lavoro dei server.
Supporto per bus di sistema a 400 MHz Supporta una piattaforma ad elevate prestazioni e bilanciata, con larghezza di banda del bus di sistema di 3,2 GB/s per supportare larghezze di banda superiori di memoria e I/O.
Connessione Intel® Hub Architecture 2.0 con il MCH Questa connessione punto-punto tra MCH e i 3 dispositivi P64H2 offre larghezza di banda maggiore di 1 GB/s. La protezione Error Correction Code (ECC), abbinata a velocità elevate di trasferimento dati, supporta segmenti di I/O con maggiore affidabilità e accesso più rapido alle reti ad alta velocità.
64-bit PCI/PCI-X Controller Hub-2 Introduce prestazioni PCI/PCI-X di nuova generazione e miglioramenti significativi per la flessibilità della piattaforma. Due segmenti PCI-X indipendenti a 133 MHz, 64 bit e 2 controller hot-plug (1 per segmento) per ciascun dispositivo P64H2 consentono fino a 6 bus PCI-X per sistema.
Interfaccia di memoria DDR-200 dual-channel Offre una larghezza di banda massima della memoria di 3,2 GB/s tramite interfaccia di memoria SDRAM Double Data Rate (DDR) a 200 MHz, 144 bit con densità fino a 512 megabit.
Capacità RASUM evolute della piattaforma Fornisce una piattaforma più affidabile con caratteristiche come Error Correction Code (ECC) della memoria con Intel® x4 Single Device Data Correction(SDDC), scrubbing della memoria hardware, interfaccia target MCH SMBus, interfaccia hub ECC e la disponibilità di informazioni avanzate sullo stato degli errori gestiti tramite reset.

Ulteriori informazioni: 1 2

Informazioni sul packaging

E7500 Memory Controller Hub (MCH)

Tipo di file/dimensione:  PDF 2131 KB

1005 Flip Chip-Ball Grid Array (FC-BGA)

82801CA Integrated Controller Hub (ICH3-S)

Tipo di file/dimensione:  PDF 2193KB

Intel(R) 82801CA I/O Controller Hub 3 (ICH3-S) - aggiornamento delle specifiche

421 Ball Grid Array (BGA)

82870P2 64-bit PCI/PCI-X Controller (P64H2)

Tipo di file/dimensione:  PDF 1610KB

567 Flip Chip-Ball Grid Array (FC-BGA)

Informazioni su prodotti e prestazioni

open

1. Richiede un sistema abilitato per la tecnologia Intel® Hyper-Threading (tecnologia Intel® HT), verificare con il produttore del PC. Le prestazioni possono variare a seconda delle specifiche configurazioni hardware e software. Non disponibile nel processore Intel® Core™ i5-750 di precedente generazione. Per ulteriori informazioni, anche sui processori che supportano la tecnologia Intel HT, visitare il sito Web all'indirizzo www.intel.com/content/www/us/en/architecture-and-technology/hyper-threading/hyper-threading-technology.html.

2. In un dispositivo di memoria DDR x4, la funzionalità Intel® x4 Single Device Data Correction (Intel® x4 SDDC) fornisce il rilevamento e la correzione degli errori per 1, 2, 3 o 4 bit di dati all'interno di quel singolo dispositivo e il rilevamento degli errori, fino a 8 bit di dati, all'interno di due dispositivi.